함께 배우는 수업 · 컴퓨터/정보

논리 게이트와 불 대수

디지털 회로의 기본 빌딩 블록인 논리 게이트(AND, OR, NOT, XOR, NAND, NOR)와 불 대수 간소화 법칙, 가산기 및 플립플롭 회로를 학습합니다.

이 수업에서 해 볼 일

  • 논리식을 입력값에 따라 추적해 출력값을 판정한다

먼저 알면 좋은 것: 2진수(0과 1) 및 참(True)/거짓(False) 명제 논리 · 집합의 교집합·합집합·여집합 연산 · 2진수 덧셈의 자리올림(Carry) 원리

오늘의 목표

가입 없이 시작할 수 있어요. 설명을 읽고, 함께 연습한 뒤, 처음 보는 문제에서 직접 확인합니다.

판단 과정과 비교 사례

복합 논리식은 괄호 안의 값부터 계산해 중간 결과를 기록하면 실수를 줄인다. AND는 둘 다 1, OR는 하나 이상 1, XOR는 서로 다를 때 1이다.입력 A=0, B=0이면 NOT A=1이고 A XOR B=0이다. 같은 입력이라도 어떤 게이트를 통과했는지에 따라 결과가 달라진다.조합 회로와 기억 소자를 구분하자. 플립플롭의 출력은 입력뿐 아니라 클록 에지와 저장된 상태에도 의존하므로 진리표만으로 시간 흐름을 대신할 수 없다.

1. 기본 논리 게이트와 범용 게이트(Universal Gate)

- 기본 논리 게이트 4종: 1. AND (Y=A⋅BY = A \cdot B): 두 입력이 모두 1일 때만 1을 출력하는 직렬 스위치 구조입니다. 2. OR (Y=A+BY = A + B): 두 입력 중 하나라도 1이면 1을 출력하는 병렬 스위치 구조입니다. 3. NOT (Y=A‾Y = \overline{A} 또는 A′A'): 입력을 반전시키는 인버터(Inverter)입니다. 4. XOR (Y=A⊕B=A‾B+AB‾Y = A \oplus B = \overline{A}B + A\overline{B}): 두 입력이 서로 다를 때 1, 같을 때 0을 출력합니다 (패리티 검사, 암호화, 가산기에 필수). - 범용 게이트 (NAND와 NOR): - NAND (A⋅B‾\overline{A \cdot B})와 NOR (A+B‾\overline{A + B}) 게이트는 단일 종류의 게이트만 조합하여 NOT, AND, OR, XOR 등 세상의 모든 논리 회로를 완벽히 구현(기능적 완전성)할 수 있습니다. - 실제 반도체 공정(CMOS)에서는 AND보다 NAND 게이트가 트랜지스터 수가 적게 들고 지연 시간이 짧아, NAND 플래시 메모리 등 표준 소자로 가장 널리 쓰입니다.NAND 게이트의 두 입력을 하나로 묶으면(A·A의 반전) NOT 게이트가 되고, NAND 뒤에 그 NOT을 연결하면 AND가 됩니다. 즉, NAND나 NOR 게이트 한 종류만으로 CPU 전체를 설계할 수 있습니다.

2. 불 대수(Boolean Algebra) 정리와 드모르간의 법칙

복잡한 논리식을 간소화하면 반도체 칩의 게이트 수(면적), 제조 단가, 소비 전력, 발열을 획기적으로 줄일 수 있습니다. - 핵심 불 대수 공리: - 항등·지배 법칙: A+0=A,  A+1=1,  A⋅1=A,  A⋅0=0A + 0 = A, \; A + 1 = 1, \; A \cdot 1 = A, \; A \cdot 0 = 0 - 멱등·보수 법칙: A+A=A,  A⋅A=A,  A+A‾=1,  A⋅A‾=0A + A = A, \; A \cdot A = A, \; A + \overline{A} = 1, \; A \cdot \overline{A} = 0 - 흡수 법칙: A+A⋅B=A,  A⋅(A+B)=AA + A \cdot B = A, \; A \cdot (A + B) = A - 분배 법칙: A+(B⋅C)=(A+B)⋅(A+C)A + (B \cdot C) = (A + B) \cdot (A + C) (일반 대수와 달리 덧셈도 곱셈에 분배됨!) - 드모르간의 법칙 (De Morgan's Law): - A⋅B‾=A‾+B‾\overline{A \cdot B} = \overline{A} + \overline{B} (전체 부정을 쪼개면 AND가 OR로 바뀜) - A+B‾=A‾⋅B‾\overline{A + B} = \overline{A} \cdot \overline{B} (전체 부정을 쪼개면 OR가 AND로 바뀜)

예제로 살펴보기

불 대수 법칙과 드모르간 법칙을 사용하여 논리식 Y = A·B + A·(B + C) + B·(B + C)를 최소한의 항으로 간소화하시오.
  1. 1) 분배 법칙으로 괄호를 전개합니다: Y = A·B + A·B + A·C + B·B + B·C 2) 멱등 법칙(A·B + A·B = A·B, B·B = B)을 적용합니다: Y = A·B + A·C + B + B·C 3) B + B·C에 흡수 법칙(B·(1 + C) = B·1 = B)을 적용합니다: Y = A·B + A·C + B 4) 다시 A·B + B에 흡수 법칙(B·(A + 1) = B)을 적용합니다: Y = B + A·C 따라서 원래 5개의 게이트가 필요하던 회로가 단 2개의 게이트(AND 1개, OR 1개)인 B + A·C로 최적화됩니다.
확인: XOR 게이트는 두 입력이 서로 다를 때 1을 출력하며, 이진 덧셈의 합(Sum) 연산과 암호화에 핵심적으로 쓰인다.

3. 조합 논리 회로(가산기)와 순차 논리 회로(플립플롭)

- 조합 논리 회로 (Combinational Logic): 현재의 입력값만으로 출력이 결정되는 회로입니다. - 반가산기 (Half Adder): 1비트 이진수 두 개(A,BA, B)를 더하여 합(S=A⊕BS = A \oplus B)과 자리올림수(C=A⋅BC = A \cdot B)를 출력합니다. 단, 아랫자리에서 올라온 캐리를 처리하지 못합니다. - 전가산기 (Full Adder): 아랫자리에서 올라온 캐리(CinC_{\text{in}})까지 총 3개의 비트를 더하는 회로로, 반가산기 2개와 OR 게이트 1개로 구성됩니다. 전가산기 64개를 직렬로 연결하면 64비트 CPU의 가산기가 됩니다. - 순차 논리 회로 (Sequential Logic): 현재 입력뿐만 아니라 이전의 상태(기억)에 의해서도 출력이 결정되는 회로입니다. - 플립플롭 (Flip-Flop): 클럭(Clock) 신호에 맞추어 1비트의 정보를 기억하는 소자로, 플립플롭 여러 개를 묶으면 CPU 내부의 레지스터(Register)와 고속 SRAM 캐시 메모리가 됩니다.정보처리기사 및 전공 면접 빈출 포인트: 기억 능력이 없는 연산 회로는 '조합 논리 회로(가산기, 멀티플렉서, 디코더)', 플립플롭처럼 1비트 상태를 저장하는 메모리 회로는 '순차 논리 회로(레지스터, 카운터)'로 구분합니다.

참고 근거와 확인 범위

설명·예제·문제 구성 및 오류 수정 책임: 프리런. 위 자료는 표시한 주제를 확인하거나 더 읽기 위한 근거이며, 외부 기관의 공식 수업이나 감수본을 뜻하지 않습니다.

참고 자료 연결 점검: 2026-11-02. 제작 방식·검수 범위와 수정 기록에서 확인 범위를 볼 수 있습니다. 오류는 상단의 의견 보내기 또는 contact@freelearn.io로 알려 주세요.

이 단원의 개념서 읽기 →