논리 게이트와 불 대수의 핵심 개념 요약은 무엇인가요?

디지털 회로의 기본 빌딩 블록인 논리 게이트(AND, OR, NOT, XOR, NAND, NOR)와 불 대수 간소화 법칙, 가산기 및 플립플롭 회로를 학습합니다. 핵심 정리: XOR 게이트는 두 입력이 서로 다를 때 1을 출력하며, 이진 덧셈의 합(Sum) 연산과 암호화에 핵심적으로 쓰인다. 드모르간 법칙을 통해 전체 부정(NOT)을 개별 변수의 부정으로 분리하면서 AND와 OR 연산자를 맞바꿀 수 있다. NAND와 NOR 게이트는 단일 소자만으로 모든 논리 연산을 구현할 수 있는 범용 게이트(Universal Gate)이다. 반가산기 2개와 OR 게이트 1개를 결합하면 아랫자리 올림수까지 계산하는 전가산기(Full Adder)가 완성된다.

개념 정리

글자

논리 게이트와 불 대수

단원 개요

디지털 회로의 기본 빌딩 블록인 논리 게이트(AND, OR, NOT, XOR, NAND, NOR)와 불 대수 간소화 법칙, 가산기 및 플립플롭 회로를 학습합니다.

선수 개념

필수 키워드:기본 논리 게이트 4종AND (

Y = A \cdot B

)OR (

Y = A + B

)범용 게이트 (NAND와 NOR)반가산기 (Half Adder)합(

S = A \oplus B

)자리올림수(

C = A \cdot B

)전가산기 (Full Adder)이전의 상태(기억)플립플롭 (Flip-Flop)

이 단원의 내용

1기본 논리 게이트와 범용 게이트(Universal Gate)2불 대수(Boolean Algebra) 정리와 드모르간의 법칙 3조합 논리 회로(가산기)와 순차 논리 회로(플립플롭)

기본 논리 게이트와 범용 게이트(Universal Gate)

•

기본 논리 게이트 4종:

AND ( $Y = A \cdot B$ ): 두 입력이 모두 1일 때만 1을 출력하는 직렬 스위치 구조입니다.

OR ( $Y = A + B$ ): 두 입력 중 하나라도 1이면 1을 출력하는 병렬 스위치 구조입니다.

NOT ( $Y = \overline{A}$ 또는 $A'$ ): 입력을 반전시키는 인버터(Inverter)입니다.

XOR ( $Y = A \oplus B = \overline{A}B + A\overline{B}$ ): 두 입력이 서로 다를 때 1, 같을 때 0을 출력합니다 (패리티 검사, 암호화, 가산기에 필수).

•

범용 게이트 (NAND와 NOR):

•

NAND ( $\overline{A \cdot B}$ )와 NOR ( $\overline{A + B}$ ) 게이트는 단일 종류의 게이트만 조합하여 NOT, AND, OR, XOR 등 세상의 모든 논리 회로를 완벽히 구현(기능적 완전성)할 수 있습니다.

•

실제 반도체 공정(CMOS)에서는 AND보다 NAND 게이트가 트랜지스터 수가 적게 들고 지연 시간이 짧아, NAND 플래시 메모리 등 표준 소자로 가장 널리 쓰입니다.

핵심 원리

NAND 게이트의 두 입력을 하나로 묶으면(A·A의 반전) NOT 게이트가 되고, NAND 뒤에 그 NOT을 연결하면 AND가 됩니다. 즉, NAND나 NOR 게이트 한 종류만으로 CPU 전체를 설계할 수 있습니다.

불 대수(Boolean Algebra) 정리와 드모르간의 법칙

복잡한 논리식을 간소화하면 반도체 칩의 게이트 수(면적), 제조 단가, 소비 전력, 발열을 획기적으로 줄일 수 있습니다.

•

핵심 불 대수 공리:

•

항등·지배 법칙:

A + 0 = A, \; A + 1 = 1, \; A \cdot 1 = A, \; A \cdot 0 = 0

•

멱등·보수 법칙:

A + A = A, \; A \cdot A = A, \; A + \overline{A} = 1, \; A \cdot \overline{A} = 0

•

흡수 법칙:

A + A \cdot B = A, \; A \cdot (A + B) = A

•

분배 법칙:

A + (B \cdot C) = (A + B) \cdot (A + C)

(일반 대수와 달리 덧셈도 곱셈에 분배됨!)

•

드모르간의 법칙 (De Morgan's Law):

•

$\overline{A \cdot B} = \overline{A} + \overline{B}$ (전체 부정을 쪼개면 AND가 OR로 바뀜)

•

$\overline{A + B} = \overline{A} \cdot \overline{B}$ (전체 부정을 쪼개면 OR가 AND로 바뀜)

풀이

1) 분배 법칙으로 괄호를 전개합니다:

Y = A·B + A·B + A·C + B·B + B·C

2) 멱등 법칙(A·B + A·B = A·B, B·B = B)을 적용합니다:

Y = A·B + A·C + B + B·C

3) B + B·C에 흡수 법칙(B·(1 + C) = B·1 = B)을 적용합니다:

Y = A·B + A·C + B

4) 다시 A·B + B에 흡수 법칙(B·(A + 1) = B)을 적용합니다:

Y = B + A·C

따라서 원래 5개의 게이트가 필요하던 회로가 단 2개의 게이트(AND 1개, OR 1개)인 B + A·C로 최적화됩니다.

조합 논리 회로(가산기)와 순차 논리 회로(플립플롭)

•

조합 논리 회로 (Combinational Logic): 현재의 입력값만으로 출력이 결정되는 회로입니다.

•

반가산기 (Half Adder): 1비트 이진수 두 개(

A, B

)를 더하여 합( $S = A \oplus B$ )과 자리올림수( $C = A \cdot B$ )를 출력합니다. 단, 아랫자리에서 올라온 캐리를 처리하지 못합니다.

•

전가산기 (Full Adder): 아랫자리에서 올라온 캐리(

C_{\text{in}}

)까지 총 3개의 비트를 더하는 회로로, 반가산기 2개와 OR 게이트 1개로 구성됩니다. 전가산기 64개를 직렬로 연결하면 64비트 CPU의 가산기가 됩니다.

•

순차 논리 회로 (Sequential Logic): 현재 입력뿐만 아니라 이전의 상태(기억)에 의해서도 출력이 결정되는 회로입니다.

•

플립플롭 (Flip-Flop): 클럭(Clock) 신호에 맞추어 1비트의 정보를 기억하는 소자로, 플립플롭 여러 개를 묶으면 CPU 내부의 레지스터(Register)와 고속 SRAM 캐시 메모리가 됩니다.

학습 도움말

정보처리기사 및 전공 면접 빈출 포인트: 기억 능력이 없는 연산 회로는 '조합 논리 회로(가산기, 멀티플렉서, 디코더)', 플립플롭처럼 1비트 상태를 저장하는 메모리 회로는 '순차 논리 회로(레지스터, 카운터)'로 구분합니다.

핵심 요약

✓
XOR 게이트는 두 입력이 서로 다를 때 1을 출력하며, 이진 덧셈의 합(Sum) 연산과 암호화에 핵심적으로 쓰인다.
✓
드모르간 법칙을 통해 전체 부정(NOT)을 개별 변수의 부정으로 분리하면서 AND와 OR 연산자를 맞바꿀 수 있다.
✓
NAND와 NOR 게이트는 단일 소자만으로 모든 논리 연산을 구현할 수 있는 범용 게이트(Universal Gate)이다.
✓
반가산기 2개와 OR 게이트 1개를 결합하면 아랫자리 올림수까지 계산하는 전가산기(Full Adder)가 완성된다.

논리 게이트와 불 대수

기본 논리 게이트와 범용 게이트(Universal Gate)

불 대수(Boolean Algebra) 정리와 드모르간의 법칙

조합 논리 회로(가산기)와 순차 논리 회로(플립플롭)

핵심 요약

설명 다음에는 직접 풀어 보세요

논리 게이트와 불 대수 단원 연습 문제

참고 근거와 확인 범위